日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月28日

出 願 番 号 Application Number:

人

特願2003-018645

[ST. 10/C]:

[JP2003-018645]

出 願 Applicant(s):

シャープ株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年11月 5日





【書類名】

特許願

【整理番号】

P03S0010A2

【提出日】

平成15年 1月28日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 16/06

【発明の名称】

半導体記憶装置及びメモリセルの書き込み並びに消去方

法

【請求項の数】

24

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

松岡 伸明

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社

【電話番号】

06-6621-1221

【代理人】

【識別番号】

100114476

【弁理士】

【氏名又は名称】

政木 良文

【電話番号】

06-6233-6700

【選任した代理人】

【識別番号】

100107478

【弁理士】

【氏名又は名称】

橋本 薫

【電話番号】

06-6233-6700

【先の出願に基づく優先権主張】

【出願番号】

特願2002-353053

【出願日】

平成14年12月 4日

【整理番号】

P02S0005A1

【手数料の表示】

【予納台帳番号】

192855

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0217474

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置及びメモリセルの書き込み並びに消去方法 【特許請求の範囲】

【請求項1】 電気抵抗が変化する抵抗変化素子を備えてなるメモリセルと

前記抵抗変化素子の前記電気抵抗の変化を用いて前記メモリセルへのデータの書き込みを行う書き込み手段と、

前記書き込み手段による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段と、

前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段による書き込みを停止する書き込み制御手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項2】 電気的ストレスにより電気抵抗が変化し前記電気的ストレス 解除後も変化した電気抵抗が保持される抵抗変化素子を備えてなるメモリセルと

前記抵抗変化素子に前記電気的ストレスを印加して前記電気抵抗を変化させる ことにより前記メモリセルへのデータの書き込みを行う書き込み手段と、

前記書き込み手段による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段と、

前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段に よる前記電気的ストレスの印加を停止する書き込み制御手段と、

を備えたことを特徴とする半導体記憶装置。

【請求項3】 前記書き込み状態検知手段は、前記メモリセルの前記電気抵抗の変化を、書き込みリファレンスセルに固定された前記リファレンス値と比較することにより検知可能に構成されていることを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項4】 前記リファレンスセルは固定抵抗を用いて形成されることを 特徴とする請求項1~3の何れか1項に記載の半導体記憶装置。

【請求項5】 前記固定抵抗が、拡散抵抗またはポリシリコン抵抗で形成さ

れていることを特徴とする請求項4に記載の半導体記憶装置。

【請求項6】 前記メモリセルは、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される抵抗変化素子と選択トランジスタとで構成されていることを特徴とする請求項1~5の何れか1項に記載の半導体記憶装置。

【請求項7】 前記抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることを特徴とする請求項1~6の何れか1項に記載の半導体記憶装置。

【請求項8】 電気抵抗が変化する抵抗変化素子を備えてなるメモリセルへ 前記電気抵抗の変化を用いてデータを書き込むと同時に、

前記書き込み動作時における前記電気抵抗の変化を検知し、

前記電気抵抗が所定のリファレンス値に達するまで前記書き込み動作を行うことを特徴とするメモリセルの書き込み方法。

【請求項9】 電気的ストレスにより電気抵抗が変化し前記電気的ストレス 解除後も変化した電気抵抗が保持される抵抗変化素子を備えてなるメモリセルの 書き込み方法であって、

前記抵抗変化素子に前記電気的ストレスを印加して前記電気抵抗を変化させる ことにより前記メモリセルへのデータの書き込みを行うと同時に、

前記書き込み動作時における前記電気抵抗の変化を検知し、

前記電気抵抗が所定のリファレンス値まで変化したときに前記電気的ストレス の印加を停止することを特徴とするメモリセルの書き込み方法。

【請求項10】 前記抵抗変化素子の前記電気抵抗の変化を用いて前記メモリセルへのデータの消去を行なう消去手段と、

前記消去手段による消去動作時における前記電気抵抗の変化を検知する消去状態検知手段と、

前記電気抵抗が所定の第2のリファレンス値まで変化したときに前記消去手段 による消去を停止する消去制御手段とを、

さらに備えたことを特徴とする請求項1に記載の半導体記憶装置。

【請求項11】 前記抵抗変化素子に前記電気的ストレスを印加して前記電

気抵抗を変化させることにより前記メモリセルへのデータの消去を行なう消去手 段と、

前記消去手段による消去動作時における前記電気抵抗の変化を検知する消去状態検知手段と、

前記電気抵抗が所定の第2のリファレンス値まで変化したときに前記消去手段 による前記電気的ストレスの印加を停止する消去制御手段とを、

さらに備えたことを特徴とする請求項2に記載の半導体記憶装置。

【請求項12】 前記書き込み状態検知手段及び前記消去状態検知手段、並びに前記書き込み制御手段及び前記消去制御手段が、それぞれ兼用されていることを特徴とする請求項10または11に記載の半導体記憶装置。

【請求項13】 前記消去状態検知手段は、前記メモリセルの前記電気抵抗の変化を、消去リファレンスセルに固定された前記第2のリファレンス値と比較することにより検知可能に構成されていることを特徴とする請求項10~12の何れか1項に記載の半導体記憶装置。

【請求項14】 前記消去リファレンスセルは固定抵抗を用いて形成されることを特徴とする請求項13に記載の半導体記憶装置。

【請求項15】 前記固定抵抗が、拡散抵抗またはポリシリコン抵抗で形成されていることを特徴とする請求項14に記載の半導体記憶装置。

【請求項16】 電気抵抗が変化する抵抗変化素子を備えてなるメモリセルと、

前記抵抗変化素子の前記電気抵抗の変化を用いて前記メモリセルへのデータの 消去を行なう消去手段と、

前記消去手段による消去動作時における前記電気抵抗の変化を検知する消去状態検知手段と、

前記電気抵抗が所定の第2のリファレンス値まで変化したときに前記消去手段 による消去を停止する消去制御手段とを備えたことを特徴とする半導体記憶装置 。

【請求項17】 電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される抵抗変化素子を備えてなるメモリセル

と、

前記抵抗変化素子に前記電気的ストレスを印加して前記電気抵抗を変化させることにより前記メモリセルへのデータの消去を行なう消去手段と、

前記消去手段による消去動作時における前記電気抵抗の変化を検知する消去状態検知手段と、

前記電気抵抗が所定の第2のリファレンス値まで変化したときに前記消去手段 による前記電気的ストレスの印加を停止する消去制御手段とを備えたことを特徴 とする半導体記憶装置。

【請求項18】 前記消去状態検知手段は、前記メモリセルの前記電気抵抗の変化を、消去リファレンスセルに固定された前記第2のリファレンス値と比較することにより検知可能に構成されていることを特徴とする請求項16または17に記載の半導体記憶装置。

【請求項19】 前記消去リファレンスセルは固定抵抗を用いて形成されることを特徴とする請求項18に記載の半導体記憶装置。

【請求項20】 前記固定抵抗が、拡散抵抗またはポリシリコン抵抗で形成されていることを特徴とする請求項19に記載の半導体記憶装置。

【請求項21】 前記メモリセルは、電気的ストレスにより電気抵抗が変化 し前記電気的ストレス解除後も変化した電気抵抗が保持される抵抗変化素子と選 択トランジスタとで構成されていることを特徴とする請求項16~20の何れか 1項に記載の半導体記憶装置。

【請求項22】 前記抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることを特徴とする請求項16~21の何れか1項に記載の半導体記憶装置。

【請求項23】 電気抵抗が変化する抵抗変化素子を備えてなるメモリセル へ前記電気抵抗の変化を用いてデータを消去すると同時に、

前記消去動作時における前記電気抵抗の変化を検知し、

前記電気抵抗が所定のリファレンス値に達するまで前記消去動作を行うことを 特徴とするメモリセルの消去方法。

【請求項24】 電気的ストレスにより電気抵抗が変化し前記電気的ストレ

ス解除後も変化した電気抵抗が保持される抵抗変化素子を備えてなるメモリセル の消去方法であって、

前記抵抗変化素子に前記電気的ストレスを印加して前記電気抵抗を変化させる ことにより前記メモリセルへのデータの消去を行なうと同時に、

前記消去動作時における前期電気抵抗の変化を検知し、前記電気抵抗が所定の第2のリファレンス値まで変化したときに前記電気的ストレスの印加を停止することを特徴とするメモリセルの消去方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体記憶装置、及び、メモリセルの書き込み並びに消去方法に関するものであり、抵抗変化素子を用いた不揮発性半導体記憶装置等に有効に利用可能な書き込み並びに消去手段に関するものである。

 $[0\ 0\ 0\ 2]$

【従来の技術】

従来技術として、例えば、電気的に消去、書き込み可能な読み出し専用メモリであるEEPROMの一つとして、高集積化が可能なNANDセル型EEPROMが知られている。特開平5-182474号公報には、以下のように記載されている。NANDセル型EEPROMは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続して一単位としてビット線に接続するものである。メモリセルは通常電荷蓄積層と制御ゲートが積層されたFETMOS構造を有する。メモリセルアレイは、P型基板またはN型基板に形成されたP型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介してソース線(基準電位配線)に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。

[0003]

このNANDセル型EEPROMの動作は次の通りである。データ書込みの動作は、ビット線から最も離れた位置のメモリセルから順に行う。選択されたメモ

リセルの制御ゲートには、高電圧Vpp (=20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートには中間電位VppM (=10V程度)を印加し、ビット線にはデータに応じて0Vまたは中間電位を与える。ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで伝達されて、基板側から浮遊ゲートに電子注入が生じる。これによりその選択されたメモリセルのしきい値は正方向にシフトする。この状態をたとえば"1"とする。ビット線に中間電位が与えられたときは電子注入が起こらず、従ってしきい値は変化せず、負に止まる。この状態は"0"である。

[0004]

データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。 すなわち全ての制御ゲートを0Vとし、選択ゲート、ビット線、ソース線、メモ リセルアレイが形成されたP型ウェル、及びN型基板に高電圧20Vを印加する 。これにより、全てのメモリセルで浮遊ゲートの電子が基板側に放出され、しき い値は負方向にシフトする。

[0005]

データ読出し動作は、選択されたメモリセルの制御ゲートを0 V とし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位 V c c (= 5 V) として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

[0006]

以上の動作説明から明らかなように、NANDセル型EEPROMでは、書込み及び読出し動作時には非選択メモリセルは転送ゲートとして作用する。この観点から、書込みがなされたメモリセルのしきい値電圧には制限が加わる。たとえば、"1"書込みされたメモリセルのしきい値の好ましい範囲は、0.5~3.5 V程度となる。データ書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

[0007]

しかしながら、従来のような、書込み電位及び書込み時間を固定して全メモリセルを同一条件でデータ書込みする方式では、"1"書込み後のしきい値範囲を

許容範囲に収めることが難しい。たとえばメモリセルは製造プロセスのばらつきから、その特性にもばらつきが生じる。従って書込み特性を見ると、書込まれやすいメモリセルと書込まれにくいメモリセルがある。従来はこれに対して、書込まれにくいメモリセルに十分に書込まれるように、書込み時間に余裕を持たせて全メモリセルを同一条件で書込むという事が一般に行われている。これでは、書込まれ易いメモリセルには必要以上に書込まれ、しきい値電圧が許容範囲を越えて高くなってしまう。

[0008]

一方、"0"書込みしたメモリセル或いはデータ消去したNANDセルのメモリセルのしきい値電圧が負方向にある値以上大きくなっていないと、これも問題になる。"0"書込みしたメモリセルのしきい値は、これによってデータ読出し時のセル電流(読出し電流)が変化し、その結果アクセスタイムが変化するから、EEPROMの仕様を左右する。またデータ消去によって十分に消去がなされていないと、その後のデータ書込みで"1"状態のしきい値が必要以上に高くなってしまい、しきい値の許容範囲を越えることになる。

[0009]

これらの問題を解決するために、上記公報では、書込みベリファイ機能を有するNANDセル型のEEPROMを提案している。ここでは、データ書込み時選択されたNANDセル内の各メモリセルの制御ゲートに第1の書込みベリファイ電位を順次印加してデータ読出しを行って書込み不足状態を確認する機能と、第2の書込みベリファイ電位を選択メモリセルの制御ゲートに印加してデータ読出しを行って書込み過剰状態を確認する機能とを有する書込みベリファイ制御回路を備えている。これにより、もし、書込み不足状態のメモリセルがあれば、書込み動作が追加され、再度第1のデータ書込みベリファイ電位の印加による書込み状態の確認がなされる。この動作を繰り返して、そのメモリセルについて第1の書込みベリファイとデータ再書込みが終わった後、そのメモリセルに対して第2の書込みベリファイ電位を用いた書込み過剰状態の確認動作が行なわれる。このような動作を繰り返すことにより、規定のしきい値に達しているメモリセルに対しては、再書込みをしないように、制御され、上記の問題を解決できる。

[0010]

また、米国特許第5,287,317号明細書においても電気的に消去・書込 みが可能な半導体メモリにおいて同様な提案をしている。即ちデータ書込みの場 合、図14に示すように、電気的に消去・書込みが可能な半導体メモリにおいて 、書込みコマンドを入力(ステップ1)後、アドレスとデータを入力する(ステ ップ2)ことにより、選択メモリセルへのプログラムパルス印加が開始され、メ モリセルにデータが書込まれる(ステップ3)。プログラムパルス印加停止後、 プログラムベリファイコマンドを入力することによりプログラムベリファイモー ドとなり(ステップ4)、書込みを行ったメモリセルからのデータ読み出しが開 始される(ステップ5)。読み出しを行い、読み出されたデータと、最初に入力 された期待値(レファレンス)データとの比較を行い(ステップ6)、一致してい る場合は、プログラムの正常終了し、読み出しモードとなり、プログラムを終了 する。一方、データが一致していない場合は、再度、プログラムパルスの印加が 行われる(ステップ7)。この一連の動作は、すべてのデータが一致するまで繰 り返し行われる。図15は、プログラムパルス印加後、ベリファイ動作を実行す る一連の動作を行なって、期待値データと書込まれたデータとが3度目で一致し たため、プログラムを終了したことを示すタイミングチャートである。

[0011]

以上、述べてきたように、電気的に消去・書込みが可能な半導体メモリ(EEPROM)においては、期待値データと書込まれたデータとが一致するまで、プログラムパルス印加し、その後、ベリファイ動作を実行するという一連の動作が繰り返し行われることにより、メモリセルのしきい値を望む値へ設定していた。

[0012]

最近注目されている不揮発性抵抗変化素子(Novel resistance control nonvolatile RAM 以下、本明細書では「RRAM素子」とも記す。)を使用したメモリにおいても上記技術を採用することは可能である。

[0013]

【特許文献1】

特開平5-182474号公報

【特許文献2】

米国特許第5,287,317号明細書

[0014]

【発明が解決しようとする課題】

上記従来技術のプログラムベリファイ機能を採用することにより、プログラムベリファイ機能を持たないEEPROMに比べると、しきい値のばらつきを低減させることが可能である。しかしながらプログラムパルス印加中に関しては、強制的に書込み動作が行われるため、プログラムパルス印加時間によっては、印加中にメモリセルのしきい値が希望するしきい値よりも、かなり高くなってしまう可能性があった。また、上記で述べたようにメモリセルは製造プロセスのばらつきから、その特性にもばらつきが生じるため、書込み特性を見ると、書込まれやすいメモリセルと書込まれにくいメモリセルがあるので最適な一律の印加時間の設定は困難であった。これは、不揮発性抵抗変化素子メモリにおいても同様であり、希望する抵抗値への設定が困難となる。特に、不揮発性抵抗変化素子メモリにおいても同様であり、希望する抵抗状態の1つの状態を1つのメモリセルへ記憶させる多値技術を導入する場合においては、ばらつきの少ない抵抗値の設定を行う必要があるが、上記技術では、高精度に行うことは困難であった。また、プログラムパルス印加後、ベリファイ動作という一連の繰り返し動作により、プログラム時間が長いという問題があった。

$[0\ 0\ 1\ 5]$

本発明の目的は、上述した従来の問題点に鑑み、書き込み処理に要する時間の 短縮化を図ることができるとともに、メモリセルへのデータの書き込みを目標値 に精度良く設定でき、従って、多値化対応に優れた半導体記憶装置及びメモリセ ルの書き込み方法を提供する点にある。

[0016]

【課題を解決するための手段】

この目的を達成するため、本発明による半導体記憶装置の特徴構成は、電気抵抗が変化する抵抗変化素子を備えてなるメモリセルと、前記抵抗変化素子の前記

電気抵抗の変化を用いて前記メモリセルへのデータの書き込みを行う書き込み手段と、前記書き込み手段による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段と、前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段による書き込みを停止する書き込み制御手段と、を備えた点にあり、本発明によるメモリセルの書き込み方法の特徴構成は、電気抵抗が変化する抵抗変化素子を備えてなるメモリセルへ前記電気抵抗の変化を用いてデータを書き込むと同時に、前記書き込み動作時における前記電気抵抗の変化を検知し、前記電気抵抗が所定のリファレンス値に達するまで前記書き込み動作を行なう点にある。

[0017]

つまり、メモリセルへのデータの書き込みと同時期にベリファイすることにより、書き込みとベリファイに要する時間の短縮化を図ることができるとともに、電気抵抗が所定のリファレンス値に達した時点で書き込み処理を停止できるので、精度良く目標の抵抗値に設定でき、従って、多値化に優れたものとなるのである。

[0018]

前記抵抗変化素子の前記電気抵抗の変化を用いて前記メモリセルへのデータの 消去を行なう消去手段と、前記消去手段による消去動作時における前記電気抵抗 の変化を検知する消去状態検知手段と、前記電気抵抗が所定の第2のリファレン ス値まで変化したときに前記消去手段による消去を停止する消去制御手段とを、 さらに備えることが望ましい。

[0019]

この場合には、メモリセルに対するデータの消去と同時期にベリファイすることにより、消去とベリファイに要する時間の短縮化を図ることができるとともに、電気抵抗が所定の第2のリファレンス値に達した時点で消去処理を停止できるので、精度良く目標の抵抗値に設定できるのであり、規定の抵抗値に達した時点で、そのメモリセルへの電圧印加が停止するため、消費電流削減も実現する。

[0020]

上述のメモリセルは、RRAM素子のように電気的ストレスにより電気抵抗が

変化し前記電気的ストレス解除後も変化した電気抵抗が保持される抵抗変化素子を備えて構成するのが好ましく、マンガンを含有するペロブスカイト構造の酸化物が使用される。EEPROMのような不揮発性メモリと比較するとプログラムパルス印加時間は短い。EEPROMでは、 $1 \mu s$ 程度であるのに対し、不揮発性抵抗変化素子メモリは、100ns程度である。

[0021]

前記書き込み状態検知手段は、前記メモリセルの前記電気抵抗の変化を、書き 込みリファレンスセルに固定された前記リファレンス値と比較することにより検 知可能に構成されていることが好ましく、そのリファレンスセルは、精度上の観 点から電気的ストレスでその値が変動することのない固定抵抗を用いて形成され 、製造上の観点から拡散抵抗またはポリシリコン抵抗で形成されていることが好 ましい。

[0022]

さらに、前記消去状態検知手段は、前記メモリセルの前記電気抵抗の変化を、 消去リファレンスセルに固定された前記第2のリファレンス値と比較することに より検知可能に構成されていることが好ましく、前記消去レファレンスセルは、 精度上の観点から電気的ストレスでその値が変動することのない固定抵抗を用い て形成され、製造上の観点から拡散抵抗またはポリシリコン抵抗で形成されてい ることが好ましい。

[0023]

【発明の実施の形態】

以下、本発明による半導体記憶装置の第一の実施形態を説明する。半導体記憶装置は、図1に示すように、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持されるRRAM素子である抵抗変化素子R $_{11}$ ~R $_{ij}$ とN型MOSFETで構成される選択トランジスタT $_{11}$ ~T $_{ij}$ を備えてなるメモリセル $_{1}$ cがマトリックス状に配列されたメモリアレイ $_{1}$ と、制御回路Cとで構成される。前記制御回路Cは、前記抵抗変化素子R $_{11}$ ~R $_{ij}$ に前記電気的ストレスを印加して前記電気抵抗を変化させることにより前記メモリセル $_{1}$ cへのデータの書き込みを行う書き込み手段 $_{2}$ と、前記書き込み

手段2による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段3と、前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段3による前記電気的ストレスの印加を停止する書き込み制御手段4として機能し、その具体的動作は後に詳述する。

[0024]

前記抵抗変化素子R $_{11}$ ~ R $_{ij}$ は、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持されるもので、マンガンを含有するペロブスカイト構造の酸化物、例えば、Pr $_{(1-x)}$ Ca $_x$ MnO3、La $_{(1-x)}$ Ca $_x$ MnO3、または、La $_{(1-x-y)}$ Ca $_x$ Pb $_y$ MnO3(但し、 $_x$ < 1、 $_y$ < 1、 $_x$ + $_y$ < 1)で表される何れかの物質、例えば、Pr 0.7 Ca 0.3 MnO3、La 0.65 Ca 0.35 MnO3、La 0.65 Ca 0.175 Pb 0.175 MnO3等のマンガン酸化膜をMOC VD法、スピンコーティング法、レーザアブレーション、スパッタリング法等で成膜して作成される。

[0025]

以下、本明細書では、RRAM素子の「抵抗値を上げる」ときを「書き込む」と表現し、通常、書き込みを行なうときは選択トランジスタをオンにしてビット線に3V、ソース線に0Vに電圧を印加し、逆に「抵抗値を下げる」ときを「消去する」と表現し、消去するときは選択トランジスタをオンにして逆極性の電圧を印加し、読み出しを行なうときは選択トランジスタをオンにしてビット線に1.5V、ソース線に0Vを印加するものとして説明するが、それぞれの電圧値は、電圧発生回路により切り替え供給されるように構成され、その値は、上述の値に限定されるものではなく、不揮発性抵抗変化素子の特性に合わせて適宜設定すればよい。

[0026]

前記メモリセル1 c は、アドレス信号によりワード線セレクタからの出力WL1、WL2…WLi及びビット線セレクタからの出力BL1、BL2…BLjにより個別に選択可能に構成され、抵抗変化素子の一端は、グランドレベルに接続される。前記ビット線セレクタは、簡略化のため2本のノードSH1、SH2

に接続してあるものとして説明するが、例えば、16セル同時読み出しや、同時書き込みなどをする場合には、 $SH1 \sim SH16$ の16本が必要となることに留意する必要がある。

[0027]

前記制御回路Cについて説明する。ノードSH1、SH2は、それぞれN型MOSFETで構成されたTN1、TN2を介して電圧発生回路の出力かグランドレベルに選択的に接続され、且つ、2つのセンスアンプ回路SAの入力端子にそれぞれ接続される。前記センスアンプ回路SAのもう一方の入力端子は、リファレンスセル回路RCと接続され、且つ、プログラムイネーブル信号(書き込み許可信号)PENでオン/オフするN型MOSFETを介してVoutノードに接続される。

[0028]

前記リファレンスセル回路RCは、ビット線セレクタで選択される本数と同数の回路を有し、各リファレンスセル回路RCは、前記所定のリファレンス値となるリファレンス抵抗Rref1~Rref4と、各リファレンス抵抗を選択するための選択トランジスタA5~A8を備えてある。図1では、4値データを書き込む一例であり、期待値データとなるリファレンス抵抗を4つ有し、各リファレンス抵抗は、Rref1<Rref2<Rref3<Rref4の関係を有する。また、このリファレンスセルは、電圧または電流印加などの電気的ストレスにより抵抗が変化しない固定の抵抗で形成され、拡散抵抗またはポリシリコン抵抗などで形成することが望ましい。

[0029]

前記センスアンプ回路SAの出力がフリップフロップ回路FFの入力に接続され、フリップフロップ回路FFの出力がAND回路及び高電圧ドライバ回路を介してN型MOSFETで構成されるTN1、TN2のゲートにそれぞれ接続される。ここでのゲート電圧は、高電圧ドライバ回路により電圧発生回路からの出力電圧よりも十分高い電圧に変換されている。前記AND回路は各選択メモリセルへの書込み動作が終了した信号が伝えられ、全ての選択メモリセルへの書込み動作が終了した時点でプログラム終了信号が出力される。

[0030]

次に、具体的な選択メモリセルへの書込み動作について、図1からメモリセルの選択トランジスタなどを省略して基本回路構成のみ抜粋した図3に基づいて説明する。ここでは、第2のリファレンス抵抗Rref2を選択して、選択トランジスタを省略した場合を示す。抵抗変化素子からなる複数のメモリセルの内、選択されたメモリセルの抵抗変化素子Rmは、ノードW2を介してTN2のソース及びセンスアンプ回路SAの入力端子に接続され、リファレンス抵抗Rref2は、ノードW1を介してTN1のソース及びセンスアンプ回路の入力端子に接続されている。TN1のドレインは、電源電圧Vccと接続されており、ゲートは、プログラムイネーブル信号Penを受けて高電圧ドライバ回路HVにより電源電圧Vccよりも十分高い電圧HV1に変換された信号が印加される。一方、TN2のドレインは、電源電圧Vccと接続されており、ゲートは、フリップフロップ回路FFからの出力信号を受けて高電圧ドライバ回路HVにより電源電圧Vccよりも十分高い電圧HV1に変換された信号が印加される。前記フリップフロップ回路FFの入力信号は、プログラム開始信号Wsと上記センスアンプ回路SAの出力信号が入力されている。

[0031]

上述の回路の動作を図2に示すタイミングチャートに基づいて説明する。先ず、プログラムイネーブル信号Penが高レベルになるとTN1はオン状態となり、データ入力によりリファレンスセル抵抗Rref2が選択され、TN1とリファレンスセル抵抗Rref2を通じて電源電圧からグランドレベルへ電流が流れる。この時にノードW1はTN1のオン抵抗とリファレンスセル抵抗Rref2の抵抗分割により第1の電圧を有する。次に、プログラム開始信号Wsが高レベルとなりTN2がオン状態となると電源電圧からグランドレベルへ電流が流れてメモリセルの抵抗変化素子Rmへの書き込みが開始される。尚、この後、プログラム開始信号Wsが低レベルとなるがフリップフロップ回路FFによりデータはラッチされているので書き込み動作は継続される。ここで、TN1とTN2のトランジスタ能力が等しいとすると、リファレンス抵抗Rref2と選択メモリセルの抵抗変化素子Rmが同じ抵抗になった時に等しい電流が流れることになる。

選択メモリセルの抵抗変化素子Rmがリファレンス抵抗Rref2より小さい時には選択メモリセルの抵抗変化素子Rmの抵抗値が低いため、ノードW2はノードW1に比べて電圧が低くなり、リファレンス抵抗Rref2と等しくなるまで書込みパルスが印加される。従って、ノードW1とノードW2をセンスアンプ回路SAに入力することにより、選択メモリセルの抵抗変化素子Rmがリファレンス抵抗Rref2の抵抗値より低いかどうか判別し、選択メモリセルの抵抗変化素子Rmがリファレンス抵抗Rref2と等しい抵抗値になった時点で、センスアンプ回路SAの出力信号ENBが高レベルとなり、TN2がオフ状態となるため電圧印加が停止され、書込みが終了する。ここで、図2に示すファーストビットとは、選択メモリセルの抵抗変化素子Rmに対する電圧印加から所定レベルまでの書き込み時間が速い素子をいい、スロービットとは、選択メモリセルの抵抗変化素子Rmに対する電圧印加から所定レベルまでの書き込み時間が遅い素子をいい、素子の特性ばらつきを示すものである。

[0032]

上述の回路が、前記抵抗変化素子R $_{11}$ ~R $_{ij}$ に前記電気的ストレスを印加して前記電気抵抗を変化させることにより前記メモリセル $_{1c}$ ~のデータの書き込みを行う書き込み手段 $_{2c}$ と、前記書き込み手段 $_{2c}$ による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段 $_{3c}$ と、前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段 $_{3c}$ による前記電気的ストレスの印加を停止する書き込み制御手段 $_{4c}$ となる。

[0033]

上述の半導体記憶装置及びメモリセルの書き込み方法によれば、書込み動作とベリファイ動作がメモリセル単位で同時に行なわれるので、メモリセル毎にプログラム電圧印加時間が異なり素子間のばらつきが吸収される点が特長的である。これにより、過剰書込みを防止するだけでなく、消費電流の削減の役割も果たしている。

[0034]

複数存在するリファレンス抵抗の内、第2のリファレンス抵抗を選択して、選択メモリセルを第2の抵抗に設定すること以外に、第3のリファレンス抵抗を選

択してメモリセルを第3の抵抗へ設定、第4のリファレンス抵抗を選択してメモリセルを第4の抵抗へ設定、または第1のリファレンス抵抗を選択してメモリセルを第1の抵抗へ設定することが可能である。

[0035]

以下、図1から基本回路構成のみ抜粋した図4に基づいて詳述する。抵抗変化 素子からなる複数のメモリセルの内、選択されたメモリセルの抵抗変化素子Rm の2端子それぞれは、選択トランジスタTN3のソース及びグランドレベルに接 続され、選択トランジスタTN3のドレインはノードW2を介してセンスアンプ 回路SAの入力端子とTN2のソースに接続されて、TN2のドレインは電源電 EVccに接続される。第1のリファレンス抵抗Rref1、第2のリファレン ス抵抗Rref2、第3のリファレンス抵抗Rref3、第4のリファレンス抵 抗Rref4の一端は、それぞれN型MOSFETで構成されるTN5、TN6 、TN7、TN8のソースに接続され、一方の端子はグランドレベルに接続され る。TN5、TN6、TN7、TN8のドレインは、ノードW1を介してTN1 のソースとセンスアンプ回路SAの入力端子に接続され、ゲートにはそれぞれノ ードA5、A6、A7、A8が接続される。さらに、TN1のドレインは電源電 圧に接続され、ゲートは、プログラムイネーブル信号Penを受けて、高電圧ド ライバ回路HVを介して電源電圧Vccよりも十分高い電圧HV2に変換された ノードに接続されている。また、センスアンプ回路SAの出力とプログラム開始 信号Wsは、フリップフロップ回路FFに入力され、フリップフロップ回路FF の出力は、高電圧ドライバ回路HVを介して電源電圧Vccよりも十分高い電圧 HV1に変換された後、TN2のゲートに入力される。

[0036]

先ず最初に、第1のメモリセルを選択するためWL1を高レベルとし、さらに設定したい抵抗値をRrefl、Rref2、Rref3、Rref4から選択する。仮に第3のリファレンス抵抗Rref3を選択する場合は、信号A7を高レベル、信号A5、A6、A8をそれぞれ低レベルにすることにより、TN7がオン状態となり、TN5、TN6、TN8はオフ状態となる。次に、プログラムイネーブル信号Penを高レベルにすることによりTN1がオン状態となり、T

N1、TN7、リファレンス抵抗Rref3を介して、Vccからグランドレベ ルへ電流が流れる。これにより、ノードW1はこれらの抵抗分割によりある中間 電位となる。次に、プログラム開始信号Wsが高レベルとなり、TN2はオン状 態となる。この後、プログラム開始信号Wsが低レベルとなってもフリップフロ ップ回路によりデータはラッチされる。TN2がオンになることで、TN2、選 択メモリセルのTN3、抵抗変化素子Rmを通じて、抵抗変化素子Rmの抵抗値 を変化させると共に、電源電圧からグランドレベルへ電流が流れる。ここで、T N1とTN2、TN3とTN7のトランジスタ能力は等しいとすると、リファレ ンス抵抗と選択メモリセルの抵抗変化素子Rmが同じ抵抗値になった時、等しい 電流が流れることになる。選択メモリセルの抵抗変化素子Rmがリファレンス抵 抗Rref3より抵抗値が低い時、印加される電位差で抵抗変化素子Rmは書込 み状態となる。抵抗変化素子Rmがリファレンス抵抗より抵抗値が低い場合には 、抵抗変化素子RmのノードW2は、ノードW1に比べて電圧が低い。つまり、 ノードW1とノードW2をセンスアンプ回路SAに入力することにより、抵抗変 化素子Rmの抵抗値がリファレンス抵抗の抵抗値より低いかどうか判別すること が可能となる。そして、選択メモリセルの抵抗変化素子Rmがリファレンス抵抗 と等しい抵抗値になり、さらに、選択メモリセルの抵抗変化素子Rmがリファレ ンス抵抗の抵抗値より大きくなった時点で、センスアンプ回路の出力信号ENB が高レベルとなり、TN2がオフ状態となるため電圧印加が停止され、書込みが 終了する。

[0037]

つまり、選択メモリセルの抵抗変化素子Rmは、4種類のリファレンス抵抗のうち、どのリファレンス抵抗を選択するかによって4つの状態が記憶可能となる。つまり、リファレンス抵抗のうち、第1の抵抗Rref1の状態を"00"、第2の抵抗Rref2の状態を"01"、第3の抵抗Rref3の状態を"10"、第4の抵抗Rref4の状態を"11"と定義すると、第1の選択メモリセルは、00、01、10、11の4つの状態を記憶することが可能となる。尚、4種類のリファレンス抵抗を備えることにより、選択メモリセルの抵抗変化素子Rmに2ビットデータを記憶可能な例を説明したが、リファレンス抵抗の種類を

増やすことにより、それ以上のデータを記憶することが可能となる。

[0038]

以下に第二の実施形態を説明する。図5に示すように、メモリ素子1cへのデータの書き込み電圧が、電源電圧より高い電圧を必要する場合には昇圧回路を備える。つまり、TN1及びTN2のドレインに昇圧回路の出力Voutを接続し、プログラムイネーブル信号Penを受けて前記昇圧回路が起動するように構成し、昇圧回路の出力Voutをプログラム電圧として使用する。尚、図5も、メモリセルの選択トランジスタなどを省略した基本回路構成のみ示してある。

[0039]

また、上述の実施形態では、トランジスタのオン/オフによりプログラム電圧 を選択メモリセルの抵抗変化素子Rmへ印加するか否かを制御するものを説明し たが、図6に示すように、昇圧回路の出力から電圧を供給するかどうかにより制 御する制御回路を構成してもよい。詳述すると、抵抗変化素子からなる複数のメ モリセルの内、選択されたメモリセルの抵抗変化素子Rmは、TN2のソース及 びセンスアンプ回路SAの入力端子にノードW2により接続され、リファレンス 抵抗Rref2は、ノードW1を介してTN1のソース及びセンスアンプ回路S Aの入力端子に接続されている。TN1及びTN2のドレインは、昇圧回路から の出力Voutと接続され、ゲートは、プログラムイネーブル信号Penを受け て昇圧電圧Voutよりも十分高い電圧HV2に変換された信号が印加される。 昇圧回路の起動信号ENBは、センスアンプ回路SAから出力さる。選択メモリ セルの抵抗変化素子Rmをプログラムする、つまり所定のデータを書き込むとき には、プログラムイネーブル信号Penが高レベルになった後、昇圧回路を起動 させ、選択メモリセルの抵抗変化素子Rm及びリファレンス抵抗Rref2に電 圧を印加する。TN1とリファレンス抵抗Rref2の抵抗分圧であるノードW 1と、TN2と選択メモリセルの抵抗変化素子Rmの抵抗分圧であるノードW2 が同じ電圧に達した時点で昇圧回路は停止し、メモリセルの抵抗変化素子Rmへ の電圧印加が停止して書込みが終了する。

[0040]

尚、前記抵抗変化素子R₁₁~R_iに電気的ストレスを印加して前記メモリ

セル1 cへのデータの書き込みを行う書き込み手段2と、書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段3と、前記電気抵抗が所定のリファレンス値まで変化したときに電気的ストレスの印加を停止する書き込み制御手段4とからなる制御回路Cは、上述の構成に限るものではなく、公知の論理回路を用いて適宜構成することが可能である。

[0041]

次に、本発明による半導体記憶装置の第三の実施形態を説明する。尚、上述した第一の実施形態と対応付けられる部位については簡略化して説明する。図 7 に示すように、半導体記憶装置は、上述した抵抗変化素子R $_1$ 1~R $_i$ jとN型MOSFETで構成される選択トランジスタT $_1$ 1~T $_i$ jを備えてなるメモリセル1cがマトリックス状に配列されたメモリアレイ1と、前記抵抗変化素子R $_1$ 1~R $_i$ jに前記電気的ストレスを印加して前記電気抵抗を変化させることにより前記メモリセル1cへのデータの消去を行う消去手段2´と、前記消去手段2´による消去動作時における前記電気抵抗の変化を検知する消去状態検知手段3´と、前記電気抵抗が所定のリファレンス値まで変化したときに前記消去手段3´による前記電気的ストレスの印加を停止する消去制御手段4´として機能する制御回路C´とで構成される。

[0042]

[0043]

ノードSR1、SR2は、それぞれN型MOSFETで構成されたTN3、TN4を介して電圧発生回路の出力Voutかグランドレベルへ選択して接続される。また、ノードSR1、SR2は、2つのセンスアンプ回路SAの一方の入力

端子にそれぞれ接続される。センスアンプ回路SAのもう一方の入力端子には、 リファレンスセル回路が接続されており、十分高い電圧を有する消去イネーブル 信号ERSENによってオン/オフするN型MOSFETで構成されるTN5、 TN6を介してHVEノードに接続される。

[0044]

前記センスアンプ回路SAはそれぞれに1つのリファレンスセル回路を有し、各リファレンスセル回路は、それぞれ、期待値データとなるリファレンス抵抗R reflとこのリファレンス抵抗Rreflを選択するための選択トランジスタとを備える。このリファレンス抵抗Rreflは、電圧または電流印加により抵抗が変化しない固定の抵抗であり、拡散抵抗またはポリシリコン抵抗等で形成することが望ましい。

[0045]

また、センスアンプ回路SAの出力には、フリップフロップ回路FFが接続されており、フリップフロップ回路FFの出力はAND回路とN型MOSFETでなるTN3、TN4のゲートにそれぞれ接続されている。ここでのゲート電圧は、電圧発生回路からの出力電圧よりも十分高い電圧に変換されている。また、AND回路は各選択メモリセルへの消去動作が終了したことを示す信号が伝えられ、すべての選択メモリセルへの消去動作が終了した時点で、消去終了信号を出力する。このタイミング図を図10に示している。ここで、ファーストビット・スロービットとは、プロセスばらつき等により、消去時間が高速なセルと低速なセルのことであり、高速なセルから次々と消去電圧印加は停止していく。

[0046]

次に、第四の実施形態を説明する。図8は、書込み回路及び消去回路を両方備えている回路構成の一例であり、ここでは、図7のソース線セレクタ側に位置する制御回路としての消去回路A10(C´)に加えて、ビット線セレクタ側に位置する書込み回路A11を追加している。

[0047]

書き込み時にはプログラムイネーブル信号PENが高レベル、消去イネーブル信号ERSENが低レベルとなりビット線側に電圧が供給され、ソース線側はグ

ランドレベルとなり書き込み動作が行われる。この時、ソース線側のカラムスイッチTN3、TN4はオン状態になるように制御しておく。一方、消去時には、プログラムイネーブル信号PENが低レベル、消去イネーブル信号ERSENが高レベルとなりソース線側に電圧が供給され、ビット線側はグランドレベルとなり消去動作が行われる。この時、ビット線側のカラムスイッチTN1、TN2はオン状態になるように制御しておくことにより、ソース線側からビット線側に電流が流れて消去とベリファイが同時に実行される。

[0048]

しかしながら、図8に示す例においては、書込み回路と消去回路それぞれに、電圧発生回路とセンスアンプ等を要しているが、これらを兼用させることにより面積削減を行うことも可能である。この一例を第五の実施形態として図9に示す。電圧発生回路の出力Voutをビット線側に供給するかソース線側に供給するかをN型MOSFETをスイッチングさせることにより選択し、書き込み及び消去を実行する。

[0049]

書込み時には、プログラムイネーブル信号PENが高レベル、消去イネーブル信号ERSENが低レベルとなり、ビット線側に電圧発生回路の出力Voutが供給され、ソース側はグランドレベルになり書き込み動作が実行される。一方、消去時には、プログラムイネーブル信号PENが低レベル、消去イネーブル信号ERSENが高レベルとなり、ソース側に電圧発生回路の出力Voutが供給され、ビット側はグランドレベルになり消去される。

[0050]

[0051]

プログラムイネーブル信号PENまたは消去イネーブル信号ERSENによりスイッチングするN型MOSFETでなるTN8、TN9とリファレンスセルを介して電圧発生回路の出力Voutからグランドレベルへ電流が流れ、この時の抵抗分圧がセンスアンプ回路SAに入力されている。このように書込みに対応したプログラムイネーブル信号PEN信号と消去に対応した消去イネーブル信号ERSENに応じてスイッチングするトランジスタを採用することにより、電圧発生回路やセンスアンプ回路等を兼用することが可能となる。

[0052]

以下に、上述した第三から第五の実施形態について、具体的な選択メモリセルへの消去動作について説明する。簡単のために図7より基本回路構成のみ抜粋した図11を参照する。ここでは、選択トランジスタを省略し、消去リファレンス抵抗Rref1を選択した場合について説明する。尚、図では把握し辛いが消去動作時には、上述した通り、選択トランジスタをオンにして書き込み時とは逆極性の電圧を印加しなければならない点に留意すべきである。

[0053]

抵抗変化素子からなる複数のメモリセルの内、選択されたメモリセルの抵抗変化素子Rmは、ノードW2を介してN型MOSFETで構成されたTN2のソース及びセンスアンプ回路SAの入力端子に接続されている。また、電流や電圧印加によるストレスによっても抵抗値が変化しないリファレンス抵抗Rref1は、ノードW1を介してN型MOSFETで構成されたTN1のソース及びセンスアンプ回路SAの入力端子に接続されている。TN1のドレインは電源電圧Vccと接続されており、ゲートは消去イネーブル信号ERSENを受けて電源電圧Vccよりも十分高い電圧に変換された信号が印加される。一方、TN2のドレインは電源電圧Vccと接続されており、ゲートはフリップフロップ回路FFからの出力信号を受けて電源電圧Vccよりも十分高い電圧に変換された信号が印加される。また、フリップフロップ回路の入力信号は、消去電圧印加開始信号Esと上記センスアンプ回路SAの出力信号ENBが入力されている。

[0054]

上述した基本回路構成において、まず、消去イネーブル信号ERSENが高レベルになるとTN1はオン状態となり、TN1とリファレンスセル抵抗を通じて電源電圧からグランドレベルへ電流が流れる。この時にノードW1はTN1のオン抵抗とリファレンスセル抵抗の抵抗分割により定まる第1の電圧を有する。次に、消去信号Esが伝達された時には、TN2はオン状態となる。この後、Esが低レベルとなってもフリップフロップ回路FFによりデータはラッチされているため問題ない。TN2がオンになることで、TN2と選択メモリセルRmを通じて、電源電圧からグランドレベルへ電流が流れ、選択メモリセルRmが消去される。ここで、N型MOSFETで構成されたTN1とTN2のトランジスタ能力が等しいとすると、リファレンス抵抗と選択メモリセルRmが同じ抵抗に成った時、等しい電流が流れることになる。

[0055]

つまり、ノードW1とノードW2をセンスアンプ回路SAに入力することにより、選択メモリセルがリファレンス抵抗の抵抗値より抵抗が低いかどうか判別され、選択メモリセルがリファレンス抵抗と等しい抵抗値になった時点で、センスアンプ回路SAの出力信号ENBがHレベルとなり、TN2がオフ状態となるため電圧印加が停止され、消去が終了する。つまり、消去動作とベリファイ動作を同時に行っている。また、メモリセルごとに消去電圧印加時間が違うことが特長的である。これにより、過剰消去を防止するだけでなく、消費電流の低減の役割も果たしている。

[0056]

次に、電源電圧が低い時、もしくは、消去電圧に電源電圧以上に高い電圧を必要する場合には、昇圧回路を含めた回路構成が考えられる。これを図12に示す。ここで、図11と異なる点は、TN1及びTN2のドレインに昇圧回路の出力Voutが接続されており、消去イネーブル信号ERSENを受けて前記昇圧回路が起動することであり、昇圧回路の出力Voutを消去電圧として使用することである。

[0057]

また、消去方法の別の実施形態として、トランジスタのオン/オフにより、消

去電圧を選択メモリセルへ印加するか否かの制御を行うのではなく、図13に示すように、昇圧回路の出力から電圧を供給するかどうかにより制御する方法も考えられる。抵抗変化素子からなる複数のメモリセルの内、選択されたメモリセルであるRmは、ノードW2を介してTN2のソース及びセンスアンプ回路SAの入力端子に接続されている。また、電流・電圧により抵抗が変化しないリファレンス抵抗Rref1は、ノードW1を介してTN1のソース及びセンスアンプ回路SAの入力端子に接続されている。N型MOSFETで構成されるTN1及びT2のドレインは、昇圧回路からの出力Voutと接続されており、ゲートは、消去イネーブル信号ERSENを受けて昇圧電圧Voutよりも十分高い電圧に変換された信号が印加される。昇圧回路の起動信号ENBは、センスアンプ回路から出力さる。

[0058]

選択メモリセルRmを消去したい場合には、消去イネーブル信号ERSENを高レベルにした後、昇圧回路を起動させ、選択メモリセル及びリファレンス抵抗Rref1に電圧を印加する。TN1とリファレンス抵抗Rref1の抵抗分圧であるノードW1とTN2と選択メモリセルRmの抵抗分圧であるノードW2が同じ電圧に達した時点で昇圧回路は停止し、メモリセルへの電圧印加が停止するため消去が終了する。

[0059]

尚、上述したいずれかの実施形態において、前記抵抗変化素子R₁₁~R_{ij}としてRRAM素子を用いてメモリセルを構成するものを説明したが、抵抗変化素子としては、RRAM素子に代えて磁化の方向により抵抗値が変わるMRAM素子や熱による結晶状態の変化により抵抗値が変わるOUM素子などを用いることも可能である。

[0060]

【発明の効果】

以上説明したように、本発明によれば、メモリセルへのデータの書き込みとベリファイを同時に実行するので、書き込み処理に要する時間の短縮化を図ることができるとともに、電気抵抗が所定のリファレンス値に達した時点で書き込み処

理を停止できるので、メモリセルへのデータの書き込みを目標値に精度良く設定でき、従って、多値化対応に優れたものとなるのであり、消去電圧印加とベリファイを同時に実行することにより高速な消去が実現でき、さらに、規定の抵抗値に達した時点で、そのメモリセルへの電圧印加が停止するため、消費電流削減も実現するのである。

【図面の簡単な説明】

【図1】

本発明による半導体記憶装置の一実施の形態を示す回路ブロック構成図

【図2】

本発明による半導体記憶装置によるデータ書き込み処理のタイミングチャート

【図3】

本発明による半導体記憶装置の要部の回路ブロック構成図

【図4】

本発明による半導体記憶装置の要部の回路ブロック構成図

【図5】

本発明による半導体記憶装置の別実施の形態を示す要部の回路ブロック構成図

【図6】

本発明による半導体記憶装置の別実施の形態を示す要部の回路ブロック構成図

【図7】

本発明による半導体記憶装置の別実施の形態を示す回路ブロック構成図

【図8】

本発明による半導体記憶装置の別実施の形態を示す回路ブロック構成図

【図9】

本発明による半導体記憶装置の別実施の形態を示す回路ブロック構成図

【図10】

本発明による半導体記憶装置によるデータ消去処理のタイミングチャート

【図11】

本発明による半導体記憶装置の別実施の形態を示す要部の回路ブロック構成図

【図12】

ページ: 26/E

本発明による半導体記憶装置の別実施の形態を示す要部の回路ブロック構成図

【図13】

本発明による半導体記憶装置の別実施の形態を示す要部の回路ブロック構成図

【図14】

従来技術を説明するフローチャート

【図15】

従来技術を説明するタイミングチャート

【符号の説明】

1: メモリセルアレイ

2: 書き込み手段

2′: 消去手段

3: 書き込み状態検知手段

3 : 消去状態検知手段

4: 書き込み制御手段


4 ´: 消去制御手段

C: 制御回路


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】.




【図11】




【図12】




【図13】



【図14】



【図15】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 書き込みまたは消去処理に要する時間の短縮化と書き込みまたは消去 精度の高い半導体記憶装置を提供する。

【解決手段】 電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除 後も変化した電気抵抗が保持される抵抗変化素子 $R_{11} \sim R_{ij}$ とN型NOSF ETで構成される選択トランジスタ $T_{11} \sim T_{ij}$ を備えてなるメモリセル1cがマトリックス状に配列されたメモリアレイ1c、前記抵抗変化素子 $R_{11} \sim R_{ij}$ に電気ストレスを印加して前記メモリセル1cへのデータの書き込みを行う書き込み手段2c、書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段3c、前記電気抵抗が所定のリファレンス値まで変化したときに電気ストレスの印加を停止する書き込み制御手段4c

【選択図】 図1

特願2003-018645

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社